在基本邏輯電路中，某種邏輯門(mén)當(dāng)所有輸入均為0時(shí)，輸出不是1，則該電路可能是（ ?。?/h1>
【考點(diǎn)】邏輯電路的原理與應(yīng)用．
【答案】A；B
【解答】
【點(diǎn)評(píng)】
聲明：本試題解析著作權(quán)屬菁優(yōu)網(wǎng)所有，未經(jīng)書(shū)面同意，不得復(fù)制發(fā)布。
發(fā)布：2024/4/20 14:35:0組卷：32引用：7難度：0.7
相似題
-
1．下面哪一個(gè)是“或”門(mén)的真值表？（ ?。?/h2>
發(fā)布：2024/12/17 8:0:2組卷：17引用：5難度：0.9 -
2．右圖是或門(mén)邏輯電路圖。在右邊或門(mén)的真值表中填寫(xiě)正確的輸出值。發(fā)布：2024/12/17 8:0:2組卷：14引用：1難度：0.7 -
3．如圖所示，用兩個(gè)基本門(mén)電路連接成的，根據(jù)真值表，虛線(xiàn)框內(nèi)應(yīng)是門(mén)，真值表中X處的邏輯值為．
輸入 輸出 A B Z 0 0 0 0 1 1 1 0 0 1 1 X 發(fā)布：2024/12/17 8:0:2組卷：13引用：1難度：0.9